Program ZS 2015

18. 11. 20:00 - Arduino a debugger

Vojta Suk

Nefunguje Váš program pro Arduino podle vašich představ… a nemůžete přijít na to proč? Nebo vám už Serila.println(…) pro ladění nestačí? Během večera se podíváme jak vyvíjet a ladit program pro Arduino s trochu pokročilejšími technikami. Koukneme se na věci jako JTAG, DebugWire, PDI, vývoj přímo pro AVR a trochu sofistikovanější „editory“ než Arduino IDE ;)

Místo: Zasedačka Blok 9, Koleje Strahov

Odkaz na událost: Událost na FB

Záznam z přednášky: Arduino a debugger - Vojta Suk (YouTube)

Slajdy

25. 11. 20:00 - Technologie návrhu a výroby DPS

Pavel Vitvar

Putování od návrhu DPS přes jeho výrobu až po osazení.

Místo: Zasedačka Blok 9, Koleje Strahov

Odkaz na událost: Událost na FB

Záznam z přednášky: Technologie návrhu a výroby DPS - Pavel Vitvar (YouTube)

Slajdy

2. 12. 20:00 - O napájecím (sub)systému

Jan „Pítrsek“ Petřík

Seminář budě věnovaný napájecímu subsystému elektronických obvodů. Řeč bude o tom jak navrhnout napájení vašeho zařízení. Na co si dát pozor a co v žádném případě nedělat. Co a jak s filtrací a blokováním napájecích větví. Jak na špičky v odběru atd. Nezapomeneme ani na layout DPS. Seminář bude zaměřen hlavně na věci, které vás ve škole neučili.

Jan Petřík je srdcem i duší analogář. Často to dokládá oblíbeným citátem od Boba Widlare. Od útlých let se zabývá návrhem vlastních audio zesilovačů, což mu vydrželo i přes bakalářskou a diplomovou práci. Nyní pracuje ve firmě BTL jako designer.

Místo: Zasedačka Blok 9, Koleje Strahov

Odkaz na událost: Událost na FB

Záznam z přednášky: Napájecí (sub)systémy - Jan "Pítrsek" Petřík (YouTube)

8. 12. 20:00 - Když procesor nestačí, FPGA zaskočí

Jan „Fosfor“ Pospíšil | Pozor: proběhne v úterý v rámci SUT

Na plno věcí mi stačí (mikro)procesor. Ale co dělat, když nestačí a na vývoj ASIC nemám peníze? Řešením může být „Vterénu Programovatelné Hradlové Pole“, neboli VPHP FPGA. A když se mi po procesoru bude stýskat, můžu si do FPGA klidně naprogramovat procesor vlastní. Během tohoto praktického úvodu se podíváme co to je FPGA, co je uvnitř FPGA či jak a k čemu se dá FPGA použít. Večer bude doprovázen praktickými ukázkami, kdy se podíváme nejen na to, jakým „programem“ rozblikat LEDku, ale i na to, jak pracuje „překladač“ pro FPGA, a co se uvnitř takového obvodu při tom blikání vlastně děje. PS: a já na té akci vlastně vůbec nebudu ;)

Jan Pospíšil studoval FEL a teď zkouší FIT. Do prváku přišel jako nadšený softwérák a jak roky ubíhaly, postupně se propadal níže a níže, blíž ke křemíku. Od BASICu k C, asemblerem přeskočil z x86 na 8bity a pak už byl jen krok k programovatelné logice. Na Strahově strávil mnoho probděných nocí a nemalou část z nich ve strahovské Bastlírně. Nyní je na výletě v CERNu, kde se baví (jak jinak) programováním FPGAček.

Místo: Zasedačka Blok 9, Koleje Strahov

Odkaz na událost: Událost na FB

Záznam z přednášky: Když procesor nestačí, FPGA zaskočí - Jan "Fosfor" Pospíšil (YouTube)

Slajdy

16. 12. - Stručná historie zpětné vazby

Radek „Seth“ Beňo

Zpětná vazba provází člověka celým jeho bytím. Od starověku počínaje, přes mechanické realizace 18. století a konče dnešní realizací numerických algoritmů ve výkonných řídicích počítačích. V první části přednášky se podíváme na převartné objevy v teorii řízení, ve druhé části se zaměříme na jednotlivé regulátory a jejich algoritmickou implementaci. Důraz je přitom kladen na pochopení předností a nedostatků každého způsobu řízení.

Radek Běňo je doktorand na Katedře řídicí techniky ČVUT FEL, člen sdružení Aldebaran a VIP člen klubu Silicon Hill. Zabývá se teroií řízení, teoretickou fyzikou a fyzikou plazmatu. Aktuálně pracuje u firmy Honeywell na řídicích systémech pro dieselové motory a vede Matlab akademii.

Místo: Zasedačka Blok 9, Koleje Strahov

Odkaz na událost: Událost na FB

Záznam z přednášky: Stručná historie zpětné vazby - Radek "Seth" Beňo (YouTube)

 
stredy/2015zs.txt · Poslední úprava: 23.03.2017 10:22 autor: horcicaa